# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-085268

(43) Date of publication of application: 25.03.1994

(51)Int.CI.

H01L 29/784

(21)Application number : 04-251756

(71)Applicant: FUJI ELECTRIC CO LTD

(22)Date of filing:

22.09.1992

(72)Inventor: KOGA TAKEHARU

(30)Priority

Priority number: 03275842

Priority date: 24.10.1991

Priority country: JP

03324869

10.12.1991

JP

04157095 04187173 17.06.1992 15.07.1992

JP


JP

# (54) POWER SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

### (57)Abstract:

PURPOSE: To use a chip as a whole even if the gate electrode of the chip has a local defect by a method wherein the gate electrode is divided and gate electrode pads are connected to the respective divided gate electrodes and only the divided gate electrode which has a region in which the defect exists is disconnected from a gate terminal.

CONSTITUTION: A plurality of square IGBT chips 10 are fixed to one metal substrate. A polycrystalline silicon layer formed on the upper surface of each IGBT chip 10 is divided into four gate electrodes 6. A source electrode 8 which is insulated from the gate electrodes 6 by an oxide film 7 is provided on the gate electrodes 6. Square gate pad electrodes 9 which are exposed from the apertures of the source electrode 8 are provided on the respective gate electrodes 6. If a defective gate electrode 60 exists, a lead wire 15 which is connected to the gate pad electrode 9 of the gate electrode whose gate—source dielectric strength does not reach a



specified value is not connected to a gate terminal 21 but connected to a source terminal. With this constitution, a region beneath the gate electrode 60 is not operated as an IGBT.

### **LEGAL STATUS**

[Date of request for examination]

16.04.1998

[Date of sending the examiner's decision of rejection]

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-85268

(43)公開日 平成6年(1994)3月25日

(51)Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	FI		技術表示箇所
H01L 29/784					· ·
		9168-4M	H01L 29/78	3 2 1	C
		9168-4M		3 2 1	T


(21)出願番号 特顯平4-251758 (71)出願人 000005234 富土電機株式会社 神奈川県川崎市川崎区田辺新田 1番 1号 (72)発明者 古閑 丈晴 (31)優先権主張番号 特顯平3-275842 神奈川県川崎市川崎区田辺新田 1番 1号 (32)優先日 平 3 (1991)10月24日 富土電機株式会社内 (33)優先権主張国 日本 (JP) (74)代理人 弁理士 山口 巌 (31)優先権主張番号 特顯平3-324869 (32)優先日 平 3 (1991)12月10日 (33)優先権主張国 日本 (JP)	3100—4M	321 1
(22)出願日 平成 4年(1992) 9月22日 福奈川県川崎市川崎区田辺新田 1番 1号 (72)発明者 古閑 丈晴 (31)優先権主張番号 特願平3-275842 神奈川県川崎市川崎区田辺新田 1番 1号 (32)優先日 平 3 (1991)10月24日 富士電機株式会社内 (33)優先権主張番号 特願平3-324869 (32)優先日 平 3 (1991)12月10日 (33)優先権主張国 日本 (JP)		審査請求 未請求 請求項の数24(全 12 頁)
(22)出願日 平成 4年(1992) 9月22日 神奈川県川崎市川崎区田辺新田 1番 1号 (72)発明者 古閑 丈晴 (31)優先権主張番号 特願平3-275842 神奈川県川崎市川崎区田辺新田 1番 1号 (32)優先日 平 3 (1991)10月24日 富士電機株式会社内 (33)優先権主張番号 特顯平3-324869 (32)優先日 平 3 (1991)12月10日 (33)優先権主張国 日本 (JP)	(21)出願番号 特顯平4-251756	(71)出願人 000005234
(31) 優先権主張番号 特顯平3-275842 神奈川県川崎市川崎区田辺新田 1番 1号 (32) 優先日 平 3 (1991)10月24日 富士電機株式会社内 (33) 優先権主張国 日本 (JP) (74)代理人 弁理士 山口 巖 (31) 優先権主張番号 特顯平3-324869 (32) 優先日 平 3 (1991)12月10日 (33) 優先権主張国 日本 (JP)		富士電機株式会社
(31) 優先権主張番号 特顯平3-275842 神奈川県川崎市川崎区田辺新田1番1号 (32) 優先日 平3(1991)10月24日 富士電機株式会社内 (33) 優先権主張国 日本(JP) (74)代理人 弁理士 山口 巖 (31) 優先権主張番号 特顯平3-324869 (32) 優先日 平3(1991)12月10日 (33) 優先権主張国 日本(JP)	(22)出願日 平成 4年(1992) 9月22日	神奈川県川崎市川崎区田辺新田1番1号
(32) 優先日 平 3 (1991)10月24日 富士電機株式会社内 (33) 優先権主張国 日本 ( J P ) (74) 代理人 弁理士 山口 巖 (31) 優先権主張番号 特願平3-324869 (32) 優先日 平 3 (1991)12月10日 (33) 優先権主張国 日本 ( J P )		(72)発明者 古閑 丈晴
(33)優先権主張国 日本(JP) (74)代理人 弁理士 山口 巖 (31)優先権主張番号 特願平3-324869 (32)優先日 平3(1991)12月10日 (33)優先権主張国 日本(JP)	(31)優先権主張番号 特顯平3-275842	神奈川県川崎市川崎区田辺新田1番1号
(31)優先権主張番号 特願平3-324869 (32)優先日 平3(1991)12月10日 (33)優先権主張国 日本(JP)	(32)優先日 平 3 (1991)10月24日	富士電機株式会社內
(32)優先日 平 3 (1991)12月10日 (33)優先権主張国 日本 ( J P )	(33)優先権主張国 日本 (JP)	(74)代理人 弁理士 山口 巖
(33)優先権主張国 日本(JP)	(31)優先権主張番号 特顯平3-324869	
	(32)優先日 平 3 (1991)12月10日	
(31)優先権主張番号 特願平4-157095	(33)優先権主張国 日本 (JP)	
ALLE BOWN DIRECTOR OF THIS I I AND A CONTRACTOR OF THE CONTRACTOR	(31)優先権主張番号 特願平4-157095	
(32)優先日 平4(1992)6月17日	(32)優先日 平 4 (1992) 6 月17日	
(33)優先権主張国 日本(JP)	(33)優先権主張国 日本 (JP)	
最終頁に続く		最終頁に続く

# (54)【発明の名称】 電力用半導体素子およびその製造方法

## (57)【要約】

【目的】主電流を制御するためのゲート電極を有する素子のチップを大面積化すると、ゲート電極と主電極との間の耐圧を不良にする欠陥が生じやすくなり、チップの歩留まりが低下する問題を解決する。

【構成】ゲート電極を複数個に分割し、各ゲート電極に接触させたゲートパッド電極をゲート端子に接続する。そして、ゲート・ソース間耐圧が出ない不良ゲート電極に接触するゲートパッド電極はゲート端子と接続しないか、その接続を中間で切断する。ゲートパッド電極とゲート端子との接続は、導線により個々に接続するか、一旦金属配線に接続し、一部のゲートパッド電極をみゲート端子に接続するか、あるいはゲートパッド電極を近接配置し、その中央に設けた集電用ゲートパッド電極を介してゲート端子に接続する。



### 【特許請求の範囲】

【請求項1】半導体基体の一主面上に主電流を流す主電極およびその主電極に絶縁された主電流制御用のゲート電極を備え、そのゲート電極が金属よりなるゲートバッド電極と接続され、そのゲートバッド電極がゲート端子と接続されるものにおいて、ゲート電極が複数個に分割され、各ゲート電極にそれぞれゲートバッド電極が接続されたことを特徴とする電力用半導体素子。

【請求項2】各ゲートバッド電極が半導体基体の前記主面上に主電極および半導体基体と絶縁して各ゲートバッド電極に近接して設けられた金属配線と導体を介して接続され、金属配線と接続されたゲートバッド電極の一部が導線を介してゲート端子に接続されたことを特徴とする請求項1記載の電力用半導体素子。

【請求項3】金属配線がゲートパッド電極に最も近接した部分にゲートパッド電極に向けての突出部を有する請求項2記載の電力用半導体素子。

【請求項4】ゲート端子と接続されるゲートバッド電極 のみの面積が他のゲートバッド電極の面積より大きい請 求項2あるいは3記載の電力用半導体素子。

【請求項5】各ゲートバッド電極が近接して配置され、 それらの中央に各ゲートバッド電極と導体を介して接続 される集電用ゲートバッド電極が設けられ、その集電用 ゲートバッド電極が導線を介してゲート端子と接続され た請求項1記載の電力用半導体素子。

【請求項6】分割されたゲート電極相互の分離部にゲート電極に接続される導体が存在せず、そのゲート電極相互の分離部上にまたがって主電極が設けられた請求項1 ないし5のいずれかに記載の電力用半導体素子。

【請求項7】分割されたゲート電極上にゲートパッド電 30 極と接続される環状のゲートライナが設けられ、そのゲートライナとゲート電極相互の分離部との間にはさまれた領域には、ゲートライナに囲まれた領域に形成される帯状ユニットセルの長さの約整数分の1の長さの帯状ユニットセルが各ユニットセルの長手方向を揃えて配置された1ないし6のいずれかに記載の電力用半導体素子。

【請求項8】分割されたゲート電極上にゲートバッド電極と接続される環状のゲートライナが設けられ、そのゲートライナに囲まれた領域には、ゲートライナとゲート電極相互の分離部との間にはさまれた領域に形成される帯状ユニットセルとほぼ同じ長さの帯状ユニットセルの複数個が各ユニットセルの長手方向を揃えて配置された請求項1ないし6のいずれかに記載の電力用半導体素子。

【請求項9】各ゲート電極のうち、同一半導体基体主面上の主電極との間の耐圧値が規定値を満足するゲート電極に接続されたゲートバッド電極のみを導線によってゲート端子と接続する請求項1記載の電力用半導体素子の製造方法。

【請求項10】各ゲート電極のうち、同一半導体基体主面 50 続導体および一部のゲートバッド電極とゲート端子との

上の主電極との間の耐圧値が規定値を満足するゲート電 極に接続されたゲートパッド電極を、ソース電極と絶縁

された条状導体層によって他の前記規定値を満足するゲートパッド電極に接続し、そのゲートパッド電極を導線によってゲート端子に接続し、前記規定値を満足しないゲート電極と前記条状導体層の間に絶縁膜を介在させる請求項1記載の電力用半導体素子の製造方法。

【請求項11】各ゲート電極のうち、同一半導体基体主面上の主電極との間の耐圧値が規定値を満足するゲート電極に接続されたゲートパッド電極を各ゲートパッド電極に近接した金属配線に接続し、その金属配線に接続されたゲートパッド電極のうち少なくとも一つをゲート端子に接続する請求項1ないし4ならびに6ないし8のいずれかに記載の電力用半導体素子の製造方法。

【請求項12】各ゲート電極のうち、同一半導体基体主面上の主電極との間の耐圧値が規定値を満足するゲート電極に接続されたゲートバッド電極を、各ゲートバッド電極の中央に位置した集電用ゲートバッド電極と導体を介して接続し、その集電用ゲートバッド電極を介してゲート端子と接続する請求項1 および5 ないし8 のいずれかに記載の電力用半導体素子の製造方法。

【請求項13】各ゲート電極のうち、同一半導体基体主面上の主電極との間の耐圧値が規定値を満足しないゲート電極に接続されたゲートバッド電極を前記主電極と短絡する請求項11あるいは12記載の電力用半導体素子の製造方法

【請求項14】ゲートバッド電極と集電用ゲートバッド電極と接続する導体を蒸着で形成する請求項12あるいは13 記載の電力用半導体素子の製造方法。

【請求項15】ゲートバッド電極と集電用ゲートバッド電極を接続する導体の蒸着と同時に同一半導体基体主面上の主電極との間の耐圧値が規定値を満足しないゲート電極に接続されたゲートバッド電極を前記主電極と接続する導体も蒸着で形成する請求項14記載の電力用半導体素子の製造方法。

【請求項16】同時に主電極上に導体層を蒸着する請求項14あるいは15記載の電力用半導体索子の製造方法。

【請求項17】蒸着に用いる遮蔽板の開口部を加圧打抜き 法で形成する請求項14、15あるいは16記載の電力用半導 体素子の製造方法。

【請求項18】各ゲートバッド電極を導体を介してゲート 端子に接続したのち、主電極との間の耐圧値が規定値を 満足しないゲート電極に接触するゲートバッド電極をゲ ート端子との接続導体を中間で切断することを特徴とす る請求項1ないし8のいずれかに記載の電力用半導体素 子の製造方法。

【請求項19】各ゲートバッド電極とゲート端子との接続 導体を、各ゲートバッド電極に近接して設けられる金属 配線、その金属配線と各ゲートバッド電極の間の短い接 特選体などが一部のゲートバッド電極の間の短い接

接続導線から構成し、接続導体の切断を前記短い接続導体において行う請求項18記載の電力用半導体素子の製造方法。

【請求項20】各ゲートバッド電極とゲート端子との接続 導体を、各ゲートバッド電極に近接して設けられる集電 用ゲートバッド電極、その集電用ゲートバッド電極と各 ゲートバッド電極との間の短い接続導体および集電用ゲ ートバッド電極とゲート端子との接続導線から構成し、 接続導体の切断を前記短い接続導体において行う請求項 18記載の電力用半導体素子の製造方法。

【請求項21】接続導体の切断を過電流を流すことによる 接続導体の溶断によって行う請求項18、19あるいは20記 載の電力用半導体素子の製造方法。

【請求項22】接続導体の切断をレーザ光を照射すること による接続導体の溶断によって行う請求項18、19あるい は20記載の電力用半導体素子の製造方法。

【請求項23】接続導体の切断をエッチング液による一部 の除去によって行う請求項18、19あるいは20記載の電力 用半導体素子の製造方法。

【請求項24】ゲート端子との接続導体を中間で切断した 20 ゲートハッド電極を同一半導体基体上の主電極と短絡する請求項18ないし23のいずれかに記載の電力用半導体素子の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、主電流制御用のゲート電極をもち、ゲート電圧によりオン・オフ動作をする絶縁ゲートバイポーラトランジスタ(以下IGBTと略す)MOS型電界効果トランジスタなどの電力用半導体素子およびその製造方法に関する。

[0002]

【従来の技術】上記のような電力用の半導体素子は、半導体チップを金属などの基板上に固定し、主電流を流す主電極は、その電極面にボンディングされる導線によりチップ外の主端子へと接続される。また、主電極と絶縁されたゲート電極とゲート端子とは、その電極面に設けられたゲートパッド部にボンディングされる導線により接続される。このような素子のチップの大面積化は、1チップ当たりの電流容量の増大、オン電圧の低減を実現するとともに、耐圧向上のためのガードリング部やゲートパッド部の素子全体に占める比率を低くできることによる半導体ウエーハの利用率の向上、モジュール組立時のワイヤボンディング数の低減などの利点がある。

[0003]

【発明が解決しようとする課題】しかし、チップの大面 積化をする上での問題の一つとして、ゲート・ソース間 耐圧不良の問題がある。 I GBTやMOSFETの場 合、ゲート電極の電圧によりチャネルの開閉を行い、ド レイン電流のオン・オフを行う。ゲート・ソース間が短 終されていたり不充分な耐圧しかなかった場合。ドレイ ン電流の正常な制御ができない。

【0004】図2は、従来のIGBTのユニットセルの 一例の断面図であり、半導体チップ10の一方の主面に独 立したpウエル2が高抵抗n-層1の表面に拡散により 作られる。また、電子をn<sup>-</sup> 層1に注入するためのnソ ース層3がpウエル2の表面層内に形成される。さら に、pウエル2の端部にソース層3からn-層1に電子 を注入するMOSチャネル4を構成するために、pウエ ル2の端部の表面に薄いゲート酸化膜5を介して、例え ば多結晶シリコンからなるゲート電極6を設ける。ゲー ト電極6の上は酸化膜7ですべて覆われ、その酸化膜で 覆われない p ウエル 2 およびソース層 3 の表面に接触す るソース電極8が、例えばAI蒸着により形成されてい。 る。ゲート電極6の延長部上には、フィールド酸化膜51 の上でソース電極と同時に蒸着後分離したゲートバッド 電極9が接触している。ゲート電極6とソース電極8は 酸化膜7で分離されているので、ゲート・ソース間に電 圧を印加することができる。n 層1の下面側にはnバ ッファ層11を介してpドレイン層12が設けられ、そのド レイン層12の表面に接触するドレイン電極13が、例えば AI蒸着により形成されている。

【0005】図3は従来のIGBTのチップをソース電極側から見た平面図で、点線16で示された輪郭内に形成されているゲート電極6を覆うソース電極8に図2にも示したようにソース電流引出し導線14がボンディングされ、ソース電極8の窓部に露出するゲートパッド電極9に図2にも示したようにゲート引出し導線15がボンディングされている。ゲート引出し導線15はゲート端子に接続される。なお、チップ10の周辺部にはソース・ドレイン間耐圧を出すためのガードリング17がある。

【0006】とのような構造において、例えばフオトプロセス時に酸化膜7にマスク設計以外の穴や欠陥が発生した場合、ゲート電極6となる多結晶シリコン層にソース電極8が接触する。また、ソース電極8と同時に蒸着されるゲートパッド電極9あるいはゲートライナとソース電極との間のエッチングによる分離が悪い場合、ゲート・ソース短絡となる。そのほか、ゲート電極6の下のゲート酸化膜5に欠陥がある場合もゲート・ソース間耐圧不良となる。

【0007】このような欠陥がチップ内で1個でもある場合、ゲート・ソース間耐圧不良となり、そのチップは使えない。フオトプロセスの改良などを重ねても、ウエーハ内で少なからず欠陥が発生することが避けられず、チップが大面積になるほどチップの歩留まりが落ちてくる。本発明の目的は、このような観点からゲート・ソース短絡が起きてもチップ全体として使用不能になることのない電力用半導体素子あるいはその製造方法を提供することにある。

[0008]

絡されていたり不充分な耐圧しかなかった場合。ドレイ、50 🐼 【課題を解決するための手段】上記の目的を達成するた



30

めに、本発明は半導体基体の一主面上に主電流を流す主 電極およびその主電極に絶縁された主電流制御用のゲー ト電極を備え、そのゲート電極に金属よりなるゲートバ ッド電極と接続され、そのゲートバッド電極がゲート端 子に接続される電力用半導体素子において、ゲート電極 が複数個に分割され、各ゲート電極にそれぞれゲートバ ッド電極が接続されたものとする。そして、各ゲートパ ッド電極が半導体基体の主面上に主電極および半導体基 体と絶縁して各ゲートバッド電極に近接して設けられた 金属配線と導体を介して接続され、金属配線と接続され、10 たゲートバッド電極の一部が導線を介してゲート端子に 接続されたこと、その金属配線がゲートバッド電極に最 も近接した部分にゲートバッド電極に向けての突出部を 有すること、ゲート端子と接続されるゲートパッド電極 のみの面積が他のゲートパッド面積より大きいことが有 効である。あるいは、各ゲートバッド電極が近接して配 置され、それらの中央に各ゲートバッド電極と導体を介 して接続される集電用ゲートパッド電極が設けられ、そ の集電用ゲートバッド電極が導線を介してゲート端子に 接続されたととが有効である。

【0009】さらにまた、分割されたゲート電極相互の 分離部にゲート電極に接続される導体が存在せず、その ゲート電極相互の分離部上にまたがって主電極が設けら れたことが有効である。そのほかにも、分割されたゲー ト電極上にゲートバッド電極に接続される環状のゲート ライナが設けられ、そのゲートライナとゲート電極相互 の分離部との間にはさまれた領域には、ゲートライナに 囲まれた領域に形成される帯状ユニットセルの長さの約 整数分の1の長さの帯状ユニットセルが各ユニットセル の長手方向に揃えて配置されたか、あるいはゲートライ ナに囲まれた領域には、ゲートライナとゲート電極相互 の分離部との間にはさまれた領域に形成される帯状ユニ ットセルとほぼ同じ長さの帯状ユニットセルの複数個が 各ユニットセルの長手方向を揃えて配置されたことも有 効である。

【0010】本発明の、ゲート電極が複数個に分割さ れ、各ゲート電極がそれぞれゲートバッド電極を介して ゲート端子と接続される上記の電力用半導体素子の製造 方法としては、各ゲート電極のうち、同一半導体基体主 面上の主電極との間の耐圧値が規定値を満足するゲート 電極に接続されたゲートバッド電極のみを導線によって ゲート端子と接続するか、あるいは各ゲート電極のう ち、同一半導体基体主面上の主電極との間の耐圧値が規 定値を満足するゲート電極に接続されたゲートパッド電 極を、ソース電極と絶縁された条状導体層によって他の 前記規定値を満足するゲートパッド電極に接続し、その ゲートパッド電極を導線によってゲート端子に接続し、 前記規定値を満足しないゲート電極と前記条状導体層の 間に絶縁膜を介在させるものとする。あるいは、各ゲー ト電極のうち、同一半導体基体主面上の主電極との間の 50

耐圧値が規定値を満足するゲート電極に接続されたゲー トパッド電極を各ゲートパッド電極に近接した金属配線 に接続し、その金属配線に接続されたゲートバッド電極 のうち少なくとも一つをゲート端子と接続するものとす。 る。あるいはまた、各ゲート電極のうち、同一半導体基 体主面上の主電極との間の耐圧値が規定値を満足するゲ ート電極に接続されたゲートバッド電極を、各ゲートバ ッド電極の中央に位置した集電用ゲートバッド電極と導 体を介して接続し、その集電用ゲートパッド電極を介し てゲート端子に接続するものとする。そして、それらの 場合、各ゲート電極のうち、同一半導体基体主面上の主 電極との間の耐圧値が規定値を満足しないゲート電極に 接続されたゲートパッド電極を前記主電極と短絡すると とも有効である。また、ゲートバッド電極を集電用ゲー トパッド電極と接続する導体を蒸着で形成すること、そ の導体の蒸着と同時に主電極との間の耐圧値が規定値を 満足しないゲート電極に接続されたゲートバット電極を 前記主電極と接続する導体も蒸着で形成すること、さら に同時に主電板上に導体層を蒸着することが有効であ

る。そのような蒸着に用いる遮蔽板の開口部を加圧打抜

き法で形成することも有効である。

【0011】また本発明の、ゲート電極が複数個に分割 され、各ゲート電極がそれぞれゲートバッド電極を介し てゲート端子と接続される上記電力用半導体素子の別の 製造方法としては、各ゲートバッド電極を導体を介して ゲート端子に接続したのち、主電極との間の耐圧値が規 定値を満足しないゲート電極に接触するゲートバッド電 極をゲート端子との接続導体を中間で切断するものとす る。そして、各ゲートパッド電極とゲート端子との接続 導体を、各ゲートパッド電極に近接して設けられる金属 配線、その金属配線と各ゲートバッド電極の間の短い接 続導体および一部のゲートパッド電極とゲート端子との 接続導線から構成し、接続導体の切断を前記短い接続導 体において行うこと、あるいは各ゲートパッド電極とゲ ート端子との接続導体を、各ゲートバッド電極に近接し て設けられる集電用ゲートバッド電極、その集電用ゲー トパッドと各ゲートパッド電極との間の短い接続導体お よび集電用ゲートバッド電極とゲート端子との接続導線 から構成し、接続導体の切断を前記短い接続導体におい て行うことが有効である。また、接続導体の切断を過電 流を流すことによる、あるいはレーザ光を照射すること による接続導体の溶断によって行うこと、あるいはエッ チング液による一部の除去によって行うことが有効であ る。さらに、ゲート端子との接続導体を中間で切断した ゲートバッド電極を同一半導体基体上の主電極と短絡す ることが有効である。

[0012]

【作用】ゲート電極を複数個に分割することにより、主 電極との間の耐圧の正常な良品部分のみのゲート電極を ゲートバッド電極を介してゲート端子と接続することが

#### [0013]

【実施例】以下、図2、図3と共通の部分に同一の符号 を付した図を引用して本発明の各実施例について説明す る。本発明の一実施例では、図1のソース電極側から見 た平面図に示すように、1枚の金属基板上に複数個固着 された一辺20mmの方形IGBTチップ10の上面に形成さ れた多結晶シリコン層が4個のゲート電極6に分割され ている。これらのゲート電極6の上には図2に示したよ うな酸化膜7で絶縁されたソース電極8が設けられる が、各ゲート電極6にもソース電極8の開口部で露出す る0.7×1.5mmの方形のゲートバッド電極9が設けられ ている。このゲートパッド電極9とソース電極8とは、 AIの蒸着後、フォトリソグラフィ、エッチングによりAI 蒸着膜を分離することにより同時に形成される。この実 施例ではゲート電極6の各分割領域のソース電極8は互 いに連結されているが、ソース電極は素子製造工程の最 30 終段階で接続されればよいので、この段階で必ずしも接 続されていなくてもよい。

【0014】 このような構造のソース電極8と各ゲート バッド電極9との間で各ゲート・ソース間の耐圧の測定 を行う。ソース電極8はソース電流引出し導線14を介し て図示しないソース端子に接続する。また、ゲートパッ ド電極9は超音波ボンディングされるゲート引出し導線 15を介してチップ10と同一基板上に絶縁層を介して固着 されたゲート端子21に接続するが、図に不良ゲート電極 60として例示したように、ゲート・ソース間耐圧が規定 値に達しないゲート電極のゲートパッド電極9にはボン ディングされる導線15は、ゲート端子21に接続しないで ソース端子に接続する。これにより、このゲート電極60 の下方の領域にIGBTとしての動作をさせない。

【0015】図4に示した実施例では、IGBTチップ 10のゲート電極6となる多結晶シリコン層が4個に分割 されていることは図1と同様であるが、ゲートパッド電 極9のうちの1個91のみ約1mm角の大きさで、他の3個 のゲートハッド電極31は300μm角の大きさである。と

た上層ソース電極81が形成され、それにソース電流引出 し導線14がワイヤボンディングされる。そして、ゲート 電極6のうちゲート・ソース間耐圧が規定値以上にある もののゲートパッド電極9のみを、図示しない絶縁膜に 明けられたコンタクトホールを通して、上層ソース電極 81と同時にAT蒸着膜から形成されるゲートバッド配線22 により寸法の大きなゲートパッド電極91と接続し、この ゲートバッド電極91をワイヤボンディングされるゲート 引出し導線15によりゲート端子に接続する。ゲート・ソ ース間耐圧が規定値に達しないゲート電極60のゲートバ ッド電極9にはコンタクトホール部分を別の絶縁膜によ って覆い、AIゲート配線22によってゲートバッド電極91 に接続されないようにする。

【0016】図5(a)、(b) は図4に示した実施例の I GBTチップの断面図で、AI蒸着で形成されたソース電 極8およびゲートパッド電極9の上全面を絶縁膜として 3μm程度の厚さのポリイミド樹脂からなる絶縁膜18で 覆ったのち、ソース電極8の上およびゲートパッド電極 9へのコンタクトホール部分が除去されている。そし て、A1蒸着によって3μm程度の厚さに形成された上層 ソース電極81がソース電極8に接触し、ゲート・ソース 間耐圧の良好なゲート電極6に接続されたゲートパッド 電極9には図(a) のようにポリイミド樹脂膜18に開けら れたコンタクトホールでゲート配線22が接触している。 しかし、図(b) に示すように、ゲート・ソース間耐圧が 良好でないゲート電極60に接続されたゲートバッド電極 9の上の絶縁膜18のコンタクトホールは第二の絶縁膜19 で埋められ、との不良ゲート電極60がゲート配線22と接 続されない。との実施例では第二の絶縁膜19もポリイミ ド樹脂で形成し、絶縁膜18とともに髙温で焼成した。な お、この実施例では寸法の大きなゲートパッド電極91は 1個だけであるが、このゲートバッド電極91の被着して いるゲート電極6のゲート・ソース間耐圧が不良のとき には、このゲートバッド電極をゲート端子と接続できな いので、寸法の大きなゲートバッド電極を複数個設ける のが望ましい。

【0017】図4、図5に示した実施例では、図1に示 した実施例に比して上層ソース電極81およびゲート配線 22のためのAI蒸着や2層の絶縁膜18、19の形成など工程 は増加するが、ゲートパッド電極9へのワイヤボンディ ング数の減少することならびにチップのより大面積化に 有利なことなどの利点をもつ。図6は、本発明の異なる 実施例の I GBTチップおよびその周辺部を示し、(a) はソース電極側から見た平面図、(b) は(a) のA部拡大 図である。

【0018】 IGBTチップ10の大きさは20mm角で、本 発明によりゲート電極を形成する多結晶シリコン層は4 分割されていて、一つのゲート電極6は約9mm角であ る。そして、ソース電極8の外側に設けられたゲートパ の素子では、ソース電極8の中央部に斜線を引いて示し、50、ッド電極9のうちの1個91のみは0.7mm×1.5mmの寸法

で大きく、他のものは $0.3\,\text{mm}\times0.3\,\text{mm}$ の寸法で小さい。また、チップ10の周辺のp型領域のガードリング17の内側で、ゲート電極6の周縁に接近して閉じた環状のゲートライナ23が存在する。このゲートライナ23は、ソース電極8、ゲートパッド電極9と同時にA1の蒸着、フォトエッチングによるパターニングで形成され、厚さ $5\,\mu$  m、幅 $20\,\mu$  m程度のA1膜からなる。このゲートライナ23はゲートパッド電極9とを接続していない状態では、ゲート電極6、ソース電極8 およびガードリング17のいずれとも絶縁されている。ゲートライナ23の各ゲートパッド電極9に接近している部分では、図6(b) に示すように幅 $0.3\,\text{mm}$ 長さ $0.3\,\text{mm}$ の大きさを有する突出部24が形成されている。これにより、ゲートパッド電極9あるいは24が形成されている。

【0019】ゲートパッド電極9とゲートライナ23を接 続していない状態で各ゲート電極6とソース電極8の間 の耐圧を測定した。そして、ゲート・ソース間耐圧が規 定値に達したゲート電極6 に接続されたゲートパッド電 極9とゲートライナ突出部24を直径50μmのAT導線20を 用いて超音波ワイヤボンディング法によって接続する。 図7は図6(b)のB-B線断面図で、との接続部の断面 を示す。ボンディング時の超音波によって導線20のA7が 流動することや、ツールの加圧力によってゲートバッド 電極9とゲートライナ突出部24の間にATがもぐり込む が、半導体基体は酸化膜7 およびフィールド酸化膜51に よって保護されるので、A1導線20は半導体基体の一部で あるn 層1とは絶縁される。そして面積の大きいゲー トパッド電極91には、強度を考慮して直径200 µm程度 のAT線を用いるゲート引出し導線15をボンディングし、 チップ10と同一基板上に絶縁層を介して固着されたゲー ト端子21と接続する。この接続のためには、ポンディン グワイヤの太さ、ボンディングの際の位置合わせの誤 差、溶融した導線のたれ、ボンディング熱の放熱を考慮 して、0.7 mm×1.5 mm=1.05mm<sup>2</sup> の大きさのゲートバッ ド電極91が必要であるが、細い導線20で接続されるゲー トバッド電極9は小さく、ゲートライナ突出部24の面積 を合わせても0.3mm× (0.3+0.3)mm = 0.18mm2 程度 であって、必要なチップ面積は著しく節約される。も し、ゲート電極の分割数を多くして一つのゲート電極を 3 mm角、面積 9 mm にすると、ゲート端子に直接接続す る場合は、ゲートパッド電極に11.6%の面積を必要と するが、ゲートライナに接続する場合はゲート電極の2 %程度の面積ですむ。

【0020】図6においては、すべてのゲートパッド電極9、91をゲートライナ23と接続しているが、ゲート・ソース間耐圧が規定値に達しないゲート電極6のゲートライナと接続されないゲートパッド電極9は、ゲートが浮いていることによる誤動作を防ぐために、IGBTとしての動作をさせないようにソース電極8と接続する。

このゲートパッド電極9とソース電極8との接続は、直径50μmの導線を用いてのボンディングによって行う。なお、実施例では面積の大きなゲートパッド電極191の1個だけであるが、このゲートパッド電極91の接続されたゲート電極6のゲート・ソース間耐圧が悪ければ、このチップはゲート端子21との接続ができないので、図4に示した実施例と同様、この場合も面積の大きなゲートパッド電極は複数個設けることが望ましい。

【0021】図8は、本発明のさらに異なる実施例のIGBTチップおよびその周辺部の平面図で、図6の場合と同様に約9mm角の大きさの4個のゲート電極6は、それぞれ内側で0.3mm×0.3mmの寸法のゲートパッド電極9に接続されている。そして、チップの中央には0.7mm×1.5mmの寸法の中央ゲートパッド電極93があり、この中央ゲートパッド電極93は、各ゲートパッド電極9からの電流の集電電極の役割をもっており、必ずしも中央ゲートパッド電極93の下のゲート電極の層と接続している必要もないし、中央ゲートパッド電極93の下にゲート電極の層がある必要もない。

【0022】ソース電極8、ゲートパッド電極9及び中央ゲートパッド電極93は同時にAIの蒸着、フォトエッチングによるパターニングで形成され、厚さ5μmである。そして、各々のゲートパッド電極9と中央ゲートパッド電極93との間には、AI導体30がある。AI導体30は、2回目のAIの蒸着時に遮蔽板を用いたパターニングで形成され、厚さ20μmである。このAI導体30の蒸着の前に各ゲート電極6と、ソース電極8の間の耐圧を測定する。

【0023】図9(a) ~(d) はA1導体20形成の2回目の AI蒸着工程を示す。図9(a)は図8に示すようなチップ 10が4個形成されたシリコンウエーハ40を示し、図9 (b) 、(c) はA1蒸着に用いられる遮蔽板で、図9(b) に 示す遮蔽板41は厚さ0.2mmの薄い金属板からなり、斜線 を引いて示した穴31、32をパンチで容易に明けることが できる。穴31はゲート・ソース間耐圧が規定値に達して いるゲート電極に接続されたゲートパッド電極9と中央 ゲートパッド電極93とにまたがる領域に対応する部分明 けられている。穴32は、耐圧が規定値に達していないゲ ート電極に接続されたゲートバッド電極9と周辺のソー ス電極8にまたがる領域に対応する部分に明けられてい る。図9(c) に示す遮蔽板42は厚さ1mmの厚い金属板か らなり、各チップ10に対応する部分に網目状の穴33が明 けられている。この遮蔽板42は遮蔽板41の固定用であ り、図10亿示すように固定用治具43を用いて配置し、矢 印44亿示す方向からのAI粒子により蒸着を行う。

【0024】その結果、ゲート・ソース間耐圧が規定値 に達したゲート電極は、それに接続されたゲートバッド 電極9と中央ゲートパッド電極93との間に、A1導体30が 形成され、ゲート端子と電気的に接続される。一方、ゲ ート・・ソース間耐圧が規定値に達しないゲート電極 は、それに接続されたゲートパッド電極9とソース電極8との間がA1導体30によって接続され、GSショートされる。 また遮蔽板41に、図9(d)に示すようにソース部分に対応する部分にも穴34を明けておけば、蒸着の際にソース部分にもA1が上積みされ、A1の配線の抵抗およびインダクタンスを小さくすることができる。

【0025】上記実施例では2枚の遮蔽板を用いたが、 これは薄い方の遮蔽板を変えることでチップの不良ゲート電極がどこに現れても対応でき、かつパンチなどの加 圧打ち抜きにより簡単に穴があくことによる。本質的に 10 は、図9(b)のパターンの遮蔽板1枚で十分であり、厚 さを厚くしてチップ不良部分を変えたパターンを多数作 成しておき、ウエーハに対応して選別する方法をとるこ ともできる。

【0026】図11は本発明の別の実施例のIGBTチップおよびその周辺部を示し、(a) は平面図、(b) は(a) のC部拡大図、(c) は(b) のD-D線断面図である。この実施例において、図6に示した実施例と同様に設けられたゲートライナ23の突出部24とゲートバッド電極9との接続が帯状導体30で行われる。この帯状導体30は、ソース電極8、ゲートパッド電極9、ゲート電極9と同時にAIの蒸着、フォトエッチングによるバターニングで形成され、厚さ5μm、長さ500μm程度のAI膜からなる。そして、この接続導体30の中央の長さ30μmの部分35の幅は、他の部分の幅20μmより狭い10μmにされていて切断しやすくしてある。またこの接続導体30は、ソース電極8および半導体基体と絶縁されている。

【0027】とのように接続導体30でゲートパッド電極 とゲートライナ23が接続されている状態で、各ゲート電 極6とソース電極8の間の耐圧を測定する。耐圧の測定 は、ゲートパッド電極9あるいは91の一つとソース電極 8の2個所にプローブ針をあてて行う。そして、ゲート ・ソース間のもれ電流が電圧35V印加した場合に1mAを 超える場合には、ソース電極8に1本、ゲートパッド電 極9あるいは91に2本、それと導体20を介して接続され ているゲートライナ突出部24に1本の計4本のプローブ 針を立て、ソース電極8に立てた針とゲートパッド電極 9あるいは91に立てた針のうちの1本の間に100mA 程度 のパルス電流を流す。このときにゲートバッド電極9(9 1)に立てた針の他の他の1本とゲートライナ突出部24に たてた針の間の電圧を測定する。針を立てたゲートバッ ド電極に接続されたゲート電極の領域でもれ電流が発生 している場合、もれ電流はゲートバッド電極9 (91) → ゲート電極6→不良個所→ソース電極8のルートで流 れ、ゲートパッド電極9 (91) と接続された導体30には 電流は流れない。よって、ゲートパッド電極9 (91)と ゲートライナ突出部24の間に電位差は生じない。

【0028】針を立てたゲートパッド電極に接続された ゲート電極の領域以外でもれ電流が発生している場合、 もれ電流はゲートパッド電極9 (91)→接続導体30→ゲー トライナ23→他の接続導体30→他のゲートバッド電極9 (91)→他の領域のゲート電極6→不良個所→ソース電極8のルートで流れ、針を立てたゲートバッド電極9 (91)と接続された帯状導体30亿電流が流れる。よってゲートバッド電極9 (91)とゲート突出部24の間に電位差を生じる。帯状導体30の抵抗値は0.1 Ω程度であるので、生じる電位差は10m/程度になる。この電位差の有無により不良のゲート電極6と接触するゲートバッド電極9 (91)を特定でき、特定した不良のゲート電極延長部上のゲートバッド電極に接続された帯状導体30を切断する。

【0029】接続導体30を切断するのには、ゲートバッド電極9 (91)に立てた針とそれと帯状導体30を介して接続されたゲートライナ突出部24に立てた針の間に電流を流して導体30を溶断することによって行う。AIの帯状導体30は、電流1.5 A程度から溶解し始め、2 A程度で溶断した。その溶断箇所は、電流密度が大きくなる帯状導体を細くした部分35であった。この帯状導体30と半導体基板1との間には、フィールド酸化膜51、多結晶シリコンからなるゲート電極6、酸化膜7があり、酸化膜7およびゲート電極6が金属配線が溶断する際の衝撃を緩和して、半導体基体1およびフィールド酸化膜51への損傷を防止するので、溶断によって他の特性に影響はでていない。

【0030】接続導体30がその下のゲート電極6と接触していると、放熱がよくなって溶断しにくくなるとともに、帯状導体であるAI層が溶断した後も、このゲート電極を通って電流が流れる可能性があり、ゲート電極6の材料の多結晶シリコンの融点がAIの融点よりかなり高いため、ゲート電極の溶断にはさらに大きな電流を必要とする。また、ゲート電極6の下のフィールド酸化膜51および半導体基体1への損傷も避けられない。従って、接続導体30はゲート電極6と接触しないようにしておく必要がある。

【0031】上述の方法により、不良のゲート電極6の延長部上のゲートバッド電極9 (91)に接続された帯状導体30を順次切断していく。このことにより、チップ内で不良のゲート電極と良好なゲート電極とを絶縁することができる。さらに、ゲート・ソース間耐圧が規定値に達しないゲート電極6延長部上のゲートバッド電極9は、ゲートが浮いていることによる誤動作を防ぐために、IGBTとしての動作をさせないようにソース電極8と接続する。そのあと、ソース電極8にソース電流引出し導線14を超音波ワイヤボンディングにより連結し、外部のソース端子の大統領する。

続する。そのあと、ソース電極8 にソース電流引出し導線14を超音波ワイヤボンディングにより連結し、外部のソース端子へと接続する。ゲートパッド電極91には、ゲート引出し導線15を超音波ワイヤボンディングにより連結し、外部のゲート端子へ接続する。なお、図1 ではゲート端子と接続されるゲートパッド電極91を1 個だけ形成したが、複数個にしてもよい。

[0032] 図12(a) (b) は本発明の他の実施例を示 50 す。この実施例では、図8に示した実施例と同様、ゲー

ト引出し導線15が接続される中央ゲートバッド電極93が チップ10の中央部に配置されている。各ゲート電極6上 には各ゲートバッド電極9が接触しており、そのゲート バッド電極9と中央のゲートパッド電極93とは帯状導体 30により接続されている。図4(b)は(a)のE部拡大図 であり、接続導体30は図 l (b) で示したものと同様に中 央部35が細くしてある。図12に示す構造の素子も、図11 で示した構造の素子と同様の製造方法、すなわち不良の ゲート電極60に接触するゲートバッド電極9からの接続 導体30を過電流を流して溶断することによりすべて使用 可能にする。この場合、電流を流すための針を立てる場 所は、各ゲートパッド電極9と中央ゲートパッド電極93 である。不良のゲート電極6に接触するゲートパッド電 極9からの金属配線をすべて切断することにより、不良 のゲート電極と正常なゲート電極とを絶縁することがで き、チップの修理が実現できる。なお図11ではゲート端 子と接続されるゲートバッド電極93がチップ10内で1個 であるが、複数個設けてもよい。

【0033】上記の実施例では、ゲート電極の分割数は 4であったが、欠陥部分はチップに分散して存在するの 20 で、分割数を増加しても接続導体の切断数は著しく多く なるととはなく、工数の増大を伴わない。例えばチップ に不良個所が10個所存在すると仮定すると、分割数20で 切断個所は7~8個所程度あり、分割数を増して10個所 全部切断する場合と大差がない。図13は図1に示した1 GBTのゲート電極6相互の間の分離部を示し、斜線を 引いて示したソース電極8も分離されている。図14に示 す実施例では、分離されたゲート電極6相互を接続し、 ゲートパッド電極9を通じての各ゲート電極6への電荷 の供給を均等に行うためのゲートライナ23が、ゲート電 極にはさまれた分離部50を通っている。図15に示す実施 例では、ゲート電極分離部50に複数本、との場合は2本 のゲートライナ23が通っており、ゲートライナ23相互は 絶縁されている。しかし、図14、図15の場合には、ソー ス電極8とゲートライナ23との間の絶縁が悪いとゲート ・ソース短絡になる。図16はこれに対し、既に図6にお いても示したようにソース電極8かゲート電極分離部50 をまたいで連結して形成されている。これにより、ゲー ト端子21に接続されなかったゲート電極6を有する領域 のソース電極8が、ゲート端子21に接続された領域のソ ース電極8からの電流通路の一つとなり、ソース電極8 の抵抗による電圧降下を低減し、チップの飽和電圧を低 減する。また、ゲート端子21に接続されなかったゲート 電極を有する領域のソース電極は、放熱の効率をよくす るのに役立つ。さらに、ゲート電極分離部50℃ゲートラ イナ23を設けないので、ゲート・ソース短絡のおそれが ない。

【0034】図17に示す実施例では、ゲートパッド電極 9とゲート電極6との接続のための金属よりなるゲート ライナ25が設けられている。ゲートバッド電極9はゲー、50、そのチップおよびその近傍の平面図、(b) は(a) のC部

14

ト電極6の縁部に配置するととが難しいので、分離部50 よりやや内部に入った場所に配置される。そして、ゲー トライナ25を分離部50より遠い側をとり囲む環状にす る。ゲート電極6の下には、図2に示す断面構造をもつ ユニットセルが複数個形成される。各ユニットセル上の ゲート電極6への電荷供給は、ゲート端子21からゲート パッド電極9、ゲートライナ25を経由して行われる。従 って電荷の供給は、分離部50とゲートライナ25にはさま れた領域のユニットセル26には、分離部50と反対側のゲ ートライナ25より行われるだけであるのに対し、ゲート ライナ25に囲まれた領域のユニットセル27には長手方向 の両側のゲートライナ25から行われるので、スイッチン グ動作に不均衡が生ずる。それをさけるために、セル26 の長手方向の寸法をセル27の半分程度にして電荷の供給 が均等に行われるようにする。同様の効果は、図18の示 すように、ゲートライナ25に囲まれた領域、分離部50に 近い領域のセル26と長手方向の寸法が同程度のセル28を 2個、長手方向をセル26と同一にして配置することによ って得られる。

#### [0035]

【発明の効果】本発明によれば、ゲート電極を分割して それぞれにゲートパッド電極を接続することにより、ゲ ート・ソース間耐圧不良となる欠陥が生じても、その欠 陥の存在する領域のゲート電極のみゲート端子へ接続し ないでおくか、あるいは接続を遮断することによりその 領域が素子の動作に関与しないようにすることができ、 素子全体として使用可能になるため、絶縁ゲート型電力 用半導体素子のチップの大面積化による電流容量の増 大、オン電圧の低減に極めて有効である。

# 【図面の簡単な説明】

【図1】本発明の一実施例の I G B T チップおよびその 近傍の平面図

- 【図2】従来のIGBTチップの断面図
- 【図3】従来の I G B T チップの平面図

【図4】本発明の別の実施例のIGBTチップの平面図 【図5】図4のIGBTの耐圧良好ゲート電極を含む部 分を(a) に、耐圧不良ゲート電極を含む部分を(b) に示 す断面図

【図6】本発明の異なる実施例のIGBTチップおよび その近傍の平面図で、(a) は全体図、(b) は(a) のA部 拡大図

【図7】図6のB-B線断面図

【図8】本発明のさらに異なる実施例の【GBTチップ およびその近傍の平面図

【図9】図4のIGBTのAT導体形成工程を示し、(a) は蒸着前のウェーハの平面図、(b)、(c)、(d) はそれ ぞれ使用される遮蔽板の平面図

【図10】図9の遮蔽板取付時のウエーハの側断面図


【図11】本発明の別の実施例の I GBTを示し、(a) は

拡大図、(c) は(b) のD-D線断面図 \* 93 中央ゲートバッド電極 【図12】本発明の他の実施例の I GBTを示し、(a) は 半導体チップ そのチップおよびその近傍の平面図、(b) は(a) のE部 ソース電流引出し導線 拡大図 ゲート引出し導線 15 【図13】本発明の一実施例の I G B T のゲート電極分離 17 ガードリング 部近傍の拡大平面図 18 絶縁膜 【図14】本発明の別の実施例の I GBTのゲート電極分 19 絶縁膜 離部近傍の拡大平面図 20 AT導線 【図15】本発明のさらに別の実施例の IGBTのゲート 2 1 ゲート端子 電極分離部近傍の拡大平面図 10 22 ゲート配線 【図16】本発明のさらに異なる実施例の【GBTのゲー 23 ゲートライナ ト電極分離部近傍の拡大平面図 2.4 突出部 【図17】本発明の一実施例の各分離ゲート電極に金属ゲ 25 ゲートライナ ートライナを有する I GBTの2個のゲート電極の平面 26 ユニットセル 义 27 ユニットセル 【図18】本発明の別の実施例の各分離ゲート電極に金属 28 ユニットセル ゲートライナを有する IGBTの2個のゲート電極の平 30 A l 導体 図面 3 1 穴 【符号の説明】 3 2 穴 ゲート電極 33 6 20 不良ゲート電極 40 ウエーハ 60 ソース電極 遮蔽板 41 81. 上層ソース電極 42 遮蔽板 ゲート電極分離部 ゲートバッド電極 50


【図1】

ゲートバッド電極


9 1





【図2】




【図7】












【図5】


























【図18】



# フロントページの続き

(31)優先権主張番号 特願平4-187173

(32)優先日 平4 (1992) 7月15日

(33)優先権主張国 日本(JP)